H TSMC, obecnie wiodąca potęga na świecie pod względem produkcji półprzewodników, informujemy, że rozpoczyna budowę instalacji do produkcji chipów ze skalą integracji 2 nm.
Σwedług jego raportu DigiTimes, przetłumaczone przez użytkownika Twittera @Chiakokhua., z wyjątkiem centrum badawczo-rozwojowego integracji 2nm, Budowa odpowiedniej jednostki produkcyjnej już się rozpoczęła.
Zaznacza się oczywiście, że skala całkowania 2 nm nie odnosi się do długości tranzystora, a raczej do odległości między nimi (każda firma ma na myśli coś innego).
Nowy obiekt będzie zlokalizowany w pobliżu siedziby TSMC w Hsinchu Science Park na Tajwanie. Raport potwierdza najnowsze szczegóły dotyczące procesu 2 nm firmy TSMC, w szczególności wykorzystania technologii Brama dookoła (GAA).
Oprócz postępów w kwestii skali integracji, TSMC ma również plany rozwoju metod pakowania. Rozwój ten obejmuje technologie takie jak SoIC, INFO, CoWoS i WoW.
Wszystkie te technologie są uważane przez TSMC za „tkaninę 3D”, chociaż niektóre są w rzeczywistości 2.5D. Technologie te będą wykorzystywane do masowej produkcji w zakładach „ZhuNan” i „NanKe”, w drugiej połowie 2021 r., podczas gdy oczekuje się, że przyczynią się one znacząco do przychodów firmy.
Na koniec stwierdza się, że konkurencyjny Samsung pracuje z technologią pakowania 3D X-cube, ale ta technologia przyciąga klientów wolniej niż technologie TSMC, głównie ze względu na koszty.
